A Intel não deixou por menos: entrou na corrida pra valer! Após a IBM e a HP revelou, a quem interessar possa, avanços importantes nas nanotecnologias a serem integradas em seu procedimento de fabricação para chips 90 nm, já em 2003, e que estarão no mercado para uma produção em massa de wafers ("bolachas") de 300 mm.

Atualmente, os chips colocados no mercado pela Intel são fabricados por um processo de 0,13 mícron (130 nm), a próxima geração, de 90 nm, deverá valer-se de uma combinação de transistores otimizados, com um comprimento de porta (gate) de apenas 50 nm, o que fará deles não só os menores, mas também os mais rápidos transistores CMOS já produzidos.

Os óxidos da porta não medem senão 1,2 nm de espessura, o que propicia um aumento na velocidade do transistor. A tecnologia, denominada "strained silicium", melhora os fluxos elétricos e, conseqüentemente, a velocidade do transistor. O consumo energético é diminuído, graças às interconexões de cobre com um novo material dielétrico de k (constante dielétrica) pequena, dopado com carbono.

Em Hillsboro, Oregon, a Intel, em fevereiro p.p., fabricou uma SRAM de 52 Mb (330 milhões de transistores sobre 109 nm²), utilizando o procedimento 90 nm.

O objetivo da Intel, em 2003, é consagrar 3 fábricas ao procedimento 90 nm sobre "wafer" de 300 mm. Ainda este ano será fabricado o Prescott - primeiro microprocessador segundo essa tecnologia.

Technical Insigths Alert, October 16. (Tradução/texto - MIA)

<< voltar para novidades