 |
|
|
NOVIDADES
Os atuais idealizadores de chips estão mesmo numa "saia justa". Para aumentar a performance dos circuitos, quer queira, quer não, se vêm frente a necessidade de fabricar transistores cada vez menores. Procedem a uma miniaturização que apresenta novos problemas, entre eles as correntes de fuga. Não obstante os pesquisadores poderem contar hoje com novos materiais e arquiteturas, os problemas continuam atuais. Pesquisadores da Universidade de Berkeley (EUA), liderados por Chenming Hu, que, antes de trabalhar nessa universidade, era Chief Technology Officer da gigante tailandesa TSMC, acenam com uma luz no fim do túnel. Conforme eles, uma camada suplementar de germânio poderá vir a ser necessária nos próximos chips de silício.  Representação da Lei de Moore mostrando o aumento do número de transistores nos chips em função do decorrer do tempo. Experiências realizadas por eles sobre os "wafer" de silício mostraram que, adicionando uma camada de três nanômetros de germânio aos mesmos, conseguiram um aumento da mobilidade dos elétrons sem, contudo, criar efeitos secundários negativos. Didaticamente, revelaram o procedimento utilizado: um "wafer" de germânio, com uma camada de hidrogênio inclusa, seria colado a um "wafer" de silício. Após aquecimento, a expansão do hidrogênio contido no duplo "wafer" permitiria eliminar a camada de germânio indesejável. É claro que o acréscimo de germânio certamente interferiria no custo, aumentando-o. Mas, disse Chenming Hu: a quantidade real do material consumido é pequena. Lembra ele que é preciso considerar que toda a indústria do semicondutor, inteirinha, por ano, trata apenas o equivalente a 2 quilômetros quadrados de "wafer" de silício. Berkeley College of Enginering (http://www.coe.berkeley.edu/), consultado em 15 de março de 2006 (Tradução/Texto - MIA). Nota do Managing Editor: a ilustração aqui apresentada não figura na matéria original, tendo sido obtida em www.google.com. |
|||||||||||||||||||||||
